Analysis of Power Supply Voltage Drop (IR-Drop) and Propagation Delay Using Folded Graphene Nano Ribbon Interconnect (F-GNR) Interconnect

Abstract

У даній роботі виконано порівняльний аналіз з точки зору падіння напруги джерела живлення (IR-Drop) і затримки поширення (PD) трьох різних моделей з’єднання на основі графенових нанострічок (GNR), тобто вертикального GNR (V-GNR), горизонтального GNR (H-GNR) і складений GNR (F-GNR) для високошвидкісної та малопотужної конструкції IC нового покоління. Для виконання ІЧ-відпаду та аналізу затримки для трьох різних моделей з’єднань використовується 10-ступінчастий каскадний КМОП-інвертор (тобто 16-нм модель PTM-HP CMOS), де кожен інвертор з’єднаний із трьома різними моделями (тобто V-GNR, H-GNR і F-GNR). Кожна модель з’єднання складається з різних значень RLC, які обчислюються за допомогою стандартної математичної моделі. З наведеного вище аналізу видно, що F-GNR демонструє менше пікового ІЧ-спаду (~ 200 мВ на 1-му етапі, ~ 215 на 5-му етапі, ~ 232 на 10-му етапі) порівняно з V-GNR (~ 210 мВ на 1-му етапі). стадія, ~ 224,4 на 5-й стадії, ~ 256,67 на 10-й стадії) і H-GNR (~ 272,33 мВ на 1-й стадії, ~ 277,88 на 5-й стадії, ~ 282,45 на 10-й стадії) при 0,4 еВ енергії Фермі. Стосовно енергоспоживання, F-GNR демонструє менше споживання енергії (тобто 2,06.10 – 5 Вт) порівняно з V-GNR (тобто 3.80 x 10 – 5 Вт) і H-GNR (тобто 4.08 x 10 – 5 Вт). З точки зору затримки розповсюдження, F-GNR демонструє приблизно в 2-5 разів меншу затримку на кількох каскадних етапах (тобто, починаючи з 1-го етапу до 10-го етапу) у порівнянні з V-GNR і H-GNR з’єднанням. Наведений вище аналіз корисний для проектування високошвидкісних ІС наступного покоління з використанням матеріалів нанозв’язку.

In this work, a comparative analysis is performed in terms of power supply voltage drop (IR-Drop) and propagation delay (PD) of three different graphene nanoribbon (GNR) based interconnect models i.e., vertical GNR (V-GNR), horizontal GNR (H-GNR), and folded GNR (F-GNR) for next generation high speed and low power IC design. To perform IR-Drop and delay analysis for three different interconnect models, a 10-stage cascaded CMOS inverter (i.e., 16nm PTM-HP CMOS model) is used, where each inverter is connected with three different interconnect models (i.e., V-GNR, H-GNR, and F-GNR). Each interconnect model consists of different RLC values, which are calculated using some standard mathematical model. From the above analysis, it is observed that F-GNR is showing less Peak IR-Drop (~ 200 mV @ 1st stage, ~ 215 @ 5th stage, ~ 232 @ 10th stage) compared with V-GNR (~ 210 mV @ 1st stage, ~ 224.4 @ 5th stage, ~ 256.67 @ 10th stage) and HGNR (~ 272.33 mV @ 1st stage, ~ 277.88 @ 5th stage, ~ 282.45 @ 10th stage) at 0.4 eV Fermi energy. In terms of power consumption, F-GNR is showing less power consumption (i.e., 2.06e-005 Watt) compared with VGNR (i.e., 3.80 x 10 – 5 Watt) and H-GNR (i.e., 4.08 x 10 – 5 Watt). In terms of propagation delay, F-GNR is showing ~2-5 times less delay in several cascaded stages (i.e., starting from the 1st stage up to the 10th stage) compared with V-GNR and H-GNR interconnect. The above analysis is useful for next-generation high-speed IC design using nano-interconnect materials.